频率源的温度和时间稳定特性是无线基站,精密测试和测量设备,网络定时源和军事通信设备设计的关键组成部分.石英晶体振荡器稳定性构成了频率或时序参考设计的基础,并且根据系统的不同,振荡器的性能将在整体性能中得到体现.做出正确的选择以确保最低的老化,最佳的温度稳定性或最高的短期稳定性具有挑战性,那么如何保证差分晶振的稳定性以及低功耗特性呢？

LVPECL输出晶振端接方法是如图1所示的上拉/下拉方法(显示了可选的交流电容).

如果可以使用从发射极到地的单个电阻,如图2所示,那么电流将会减少.VCC6具有156.250Hz输出,系列的典型结果显示在表1中,并强调了相当大的功率节省.

应该注意的是,大于240欧姆的值会导致p/p输出降低.例如,一个470欧姆的电阻导致一个420mv的p/p输出,具有一些振铃/过冲,需要在系统中进行评估以验证应用.240欧姆终端方案通常在Vetron使用,对于短距离应用应该是可以接受的,23英寸的FR4轨迹甚至更长也是可能的,但是还没有被评估过.

差分晶振输出是指输出差分信号使用2种相位彼此完全相反的信号,从而消除了共模噪声,并产生一个更高性能的系统.差分晶振具有低电平,低功耗等功能,低电流电压可达到低值1V, 工作电压在2.5V-3.3V,低抖动差分晶振是目前行业中具有高要求,高技术的石英晶体振荡器,差分晶振相位低,低损耗等特点.使用于网络路由器、SATA,光纤通信,10G以太网、超速光纤收发器、网络交换机等网络通讯设备中.

有源晶振可以分为多种性能,比如,恒温控制功能的（OCXO）,电压控制功能的是压控振荡器（VCXO）,有两种温度补偿性能的是温补晶振（TCXO）,输出差分信号的叫做差分晶振（LVDS/LVPECL）,拥有电压控制和温度补偿的是压控温补振荡器.应用的产品范围大部分一样,但也会专用于部分产品,许多工程在制定新方案时,都会为用哪种石英振荡器而感到烦恼,甚至需要每一种都试下都知道哪一类的合适,过程不仅浪费时间还会让成本增加.那么有源晶振如何选型呢？了解这几个关键点有源晶振选型省时省力.

频率稳定性有多重要？

频率稳定性衡量振荡器的输出频率由于温度变化,在运行期间可能发生变化.如果频率漂移超出应用程序的预期,可能会出现定时误差发生.频率稳定性以百万分率或ppm表示,相对于特定温度范围内的标称频率.振荡器使用在制造过程中以不同角度切割的石英晶振产生不同的温度响应.常见的X温度稳定性额定值包括±20ppm,±50ppm和±100ppm.较低的ppm意味着输出频率在给定温度范围内更稳定.

值得注意的是,频率稳定性只是了解方式的一个方面振荡器的频率可能会发生变化.完整的测量潜在的频率偏差称为总稳定性,它是总和频率稳定性随温度变化,初始精度在25°C,老化超过a指定的时间和温度.如图3所示,总稳定性揭示了石英晶体振荡器可能产生的最坏情况可能的频率使用寿命.

你需要水晶还是振荡器？

大多数消费类和电池供电的应用都使用片上系统（SoC）具有集成振荡器电路和简单,低成本晶体的器件时钟合成.适用于高端应用-数据中心,电信,工业自动化等-外部XO晶振通常用于为SoC的内部PLL提供参考时序.使用片外时钟源是有利的,因为它提供了一个独立的隔离参考时钟经过优化,可提供低抖动操作串扰最小.另一个值得注意的好处是石英振荡器合并集成电源噪声抑制,以最大限度地减少板级的影响时钟抖动噪声.

需要什么抖动性能？

定时抖动是一种测量时钟信号纯度的方法.越低了抖动,噪音越小.由于振荡器通常用作本地振荡器对于系统的“心跳”,需要干净且低抖动的输出.在示波器的时域中测量抖动-例如,周期抖动和周期间抖动-或者在a.的频域中相位噪声分析仪,在频带上集成RMS相位抖动,例如12kHz至20MHz,如图2所示.

低相位抖动有源晶振XO <250 fs-RMS对于更高性能至关重要应用,因为高水平的时钟抖动导致不可接受的高误码率（BER）,流量丢失或系统通信丢失.因此,如果有疑问,从低抖动时钟源开始总是更安全提供更多的抖动余量.在理想情况下,应用程序或芯片组由驱动器驱动振荡器将提供最大允许抖动规范伴随积分带,相位噪声掩模和杂散要求.在在这种情况下,主要考虑的是需要多少抖动余量振荡器允许来自缓冲器或其他芯片的任何附加抖动更远时序路径的下游.

另一个考虑因素是一些XO数据表只宣传“典型”抖动规范.它不保证设备性能超过过程,电压,温度和频率变化.通常,硬件设计师不会拥有全面的设备系统所有关键组件的抖动要求.参考设计在这种情况下有用,因为设计的振荡器已经存在审核.与提供各种各样的贴片晶振供应商合作也可能有所帮助具有不同抖动和成本选项的振荡器以及在线工具提供帮助你确定最合适的.同样,如果有疑问,开始时总是更安全一个低抖动振荡器,然后评估宽松抖动选项作为a降低成本的潜在未来之路.

虽然它们可能看起来相同并且共享许多规格,晶体和振荡器是非常不同的设备.封装的水晶是一块石英,切割和抛光以在具有高Q值的特定频率下共振.它不是包含振荡器电路,驱动石英产生时钟输出.相反,驱动电路位于晶体所在的器件内部连接的.相比之下,SPXO石英晶体振荡器是包含该晶体振荡器的完整器件石英晶体,振荡器电路,输出驱动器,并且可能是锁相的循环（PLL）.XO以指定的频率和信号提供时钟输出格式,例如CMOS,LVDS和LVPECL.振荡器（图1）也可以直接驱动芯片或通过缓冲器馈送以提供a的多个副本特定频率.

你的频率会改变吗？

许多OSC晶振应用仅需要单个固定频率,如156.25兆赫.在其他情况下,振荡器提供的频率可能需要更改.例如,12G-SDI视频成帧器可能需要在它们之间切换两种不同的视频帧速率为297MHz和297/1.001MHz.在其他时候,可能需要有意添加一个小频率偏差作为保证金测试的一部分,以对系统级设置进行压力测试保持时间.也许最常见的是,设计师可能还不确切最终设计将使用哪个频率,但他们知道他们需要一个振荡器提供此参考.

对于此类应用,理想的解决方案是提供多个振荡器,预先存储的频率.双和四振荡器可用于这些应用.这些器件的输出频率可通过引脚选择启用单个XO石英晶体振荡器替换多个振荡器和多路复用器.如果申请需要混合整数和小数时钟,选择一致提供的设备,所有目标频率的低抖动操作.

另一种有用的振荡器是I2C可编程晶体振荡器.这些设备提供最大的频率灵活性,提供一致的低抖动操作在很宽的频率范围内.这些设备可以在运行中重新编程提供几乎无限数量的频率.它们对于数字PLL体系结构中的原型设计和使用也非常有用,其中主处理器提供快速数字反馈机制以允许XO锁定并跟踪参考信号.

XO晶振可能在整个温度范围内具有出色的频率稳定性,但这一点测量仅相对于它在室内提供的标称频率温度.因此,某些设备的初始精度误差可能非常大,例如SAW振荡器,必须加以考虑.类似地,石英晶体在很长一段时间内缓慢老化,这导致输出频率缓慢漂移.一些振荡器供应商指定老化只有一年在25°C,而更保守的供应商指定老化10多年的温度,为更高的温度提供更可靠的保证长期运作.老化条件可以使总稳定性产生实质性差异振荡器,有时可以进行苹果对苹果的比较难.如果有疑问,使用保证的定时装置会更安全规范在更严格的条件下提供更多的设计余量.

目前石英晶体和石英晶体振荡器制造技术已经非常成熟了,但尽管如此很多客户在使用晶振时还会出现很多疑问,也有很多专业技术性的问题得不到有效解决,像晶振的老化以及频率稳定性如何理解?康华尔电子针对晶振的老化以及频率稳定度整理了一份专业解答,希望可以帮助到大家.

我们经常说到的石英晶振“老化”是什么意思？

答：老化是晶体随时间变化的频率.老龄化可以是正向或负向.老龄化影响有助于晶体所用振荡器的整体频率漂移.老化的原因有多种：应力消除在石英晶体谐振器的安装结构,内部污染,吸收水分和石英材料的变化.一些这些条件可能由于石英晶振暴露于冲击和振动水平,或工作温度高于此而发生建议的限制,或由于焊接或玻璃与金属密封件劣化导致的气密性损失.颗粒污染,它附着在晶体晶片上,会导致晶体频率的负向偏移.

晶体质量或电极损失材料通常表现出晶体频率的正向变化.为了减少晶体的老化,需要使用该单元在超洁净的环境中制造,并密封在密封包装中.晶体可以在一定程度上“预老化”,尽量减少衰老的影响.因为老化特性倾向于遵循对数曲线,大部分是晶体的老化将在其生命的第一年发生.通过适当的处理,可以使贴片晶振具有±0.5ppm的老化特性至177,每年1ppm的范围.

为什么晶振晶体具有频率容差和稳定性,而振荡器仅指定为稳定性要求？

答：这个问题的答案有点像“specmanship”问题.通常假设某些晶体被使用振荡器电路的类型.用户将知道该石英晶体振荡器的总稳定性加上老化需要超出期望值工作温度.例如,如果要求是100ppm最大总允许频率偏差,包括老化,在0℃到70℃的温度范围内,他可以订购一种在室温（25℃）下具有50ppm容差的晶体在工作温度下的稳定性为50ppm.在这些情况下,温度稳定性参考的是频率在室温下.

对于晶体振荡器,最终用户通常只关心总体稳定性,包括工作温度.在这种情况下,他可能要求振荡器在0℃到70℃的温度范围内需要100ppm的稳定性,包括老化,如MHO+13TAD.在实际的制造过程中,振荡器的构造与上述晶体的构造大致相同.在产品设计中考虑了振荡器电路效应的变化.内部使用的贴片晶振,进口晶体振荡器在25°C时的初始容差为50ppm.该晶体设计为在特定稳定性（50ppm）下运行超过工作温度.安装在振荡器中时,总稳定性总和在100ppm以内规范.

石英晶振的切型主要分为两种,一种是AT切型,一种是BT切型,一般晶振厂家大部分都是采用AT切型比较多,所以今天我们讨论的是石英晶振晶体的AT切型,石英晶体谐振器的AT切型受那些问题影响?

1、电轴偏差的影响

AT切型的石英晶体谐振器元件的电轴偏差,对频率温度特性曲线的影响很小,因此在设计时无需对它提出过高的要求.例如通用的AT切型石英晶体元件的电轴偏差可运行在±30’以内,对小公差元件应在±15’以内.

2、切角φ1的影响

当AT切型晶片的外形确定后,改变频率温度特性的最有效的办法是改变无源晶振晶片的切角.因此,可根据不同的工作温度要求及温度频差,然后再设计所需的切角.

3、泛音次数的影响

AT切型石英晶体,贴片晶振元件的基频、三次泛音和五次泛音的频率温度特性曲线如图3.2.9所示.根据实验结果,三次泛音的一级温度系数(a0)3与基频的一级温度系数(a0)1之差,即(a0)3-(a0)1≈(0.6-0.7)×10-6/℃.当获得基频的最佳切角以后,如果要三次泛音振动的频率温度特性保持与基频一样,只要将切角增加7~8’即可.如果是五次或七次泛音时,要将切角再增加1~2即可.

4、负载电容对fL-T特性的影响

注意当SMD晶体元件工作在谐振频率fr时,则没有负载电容对fr-T特性的影响.对基频晶体元件,当有负载电容时,晶体元件工作在负载谐振频率时必须要考虑负载电容、并电容与动态电容对fL -T特性的影响.而泛音晶体元件由于影响小,可忽略不计.

5、晶片尺寸的影响

当晶片的厚度t变薄时,频率温度特性曲线要往正方向移动,如果欲保持频率温度特性不变,则需要适当地增大切角.当圆柱晶振晶片的直径减小时,石英晶体频率温度特性曲线也要向正方向移动,如果欲保持频率温度特性不变,也需要适当地增大切角.当双凸、平凸晶片的曲率半径R减小时,频率温度特性曲线要向负方向移动,如果欲保持频率温度特性不变,则应适当地减小切角.

在石英水晶组件里,差分晶振无疑是比较“高贵”的,因为别的振荡器有的作用和性能它都有,别的振荡器没有它也有.你能想得到的有关晶振的特性,差分系列的石英晶体振荡器都能达到,而且可以和OSC晶振、温补晶振、压控晶振、恒温晶振,甚至是可编程晶振组合.差分晶体振荡器主要有三种输出方式,分别是LVDS,LV-PECL和HCSL,前面两个输出是最常见的,工程师会根据自己研发产品的实际需求,选择适合的输出方式.

日本的晶振厂家是世界范围内,率先领悟到差分晶振未来发展的重要性,并早早开始设计和钻研.KDS晶振、爱普生晶振、NDK晶振、京瓷晶振均有生产输出差分信号的石英振荡器,精准度从±5ppm,±10ppm、±20ppm、±30ppm到±50ppm都有,满足不同产品的要求.电压电压和其他的有源晶体一样,大部分都是+1.8V~5.0V,符合低电压,低功耗,高精度的要求,差分晶振还拥有其他振荡器少有的低相位抖动,低相位噪声特性,符合这两项的贴片晶振都是极其高端的.

日系品牌的差分晶体振荡器封装以六个焊脚为主,贴片晶振尺寸是常用的7050、5032、3225、2520、2016这几种.目前互联网与智能型电子产品正在高速发展当中,家庭,办公室,营业厅等地方的网络,由原来的宽带改用光纤,还有未来的5G网络,物联网,智能自动驾驶汽车,智能家居和无人机等热门产业,都离不开差分晶振的支持.

原本少有人问津的差分晶振LVDS,差分晶振LV-PECL,这几年咨询和订购的企业及生产工厂越来越多,即使成本不低,但它能满足高端产品的所有要求,性能也好到没话说.不少采购冲着日产晶振的好口碑,指定只要爱普生差分晶振,KDS差分晶振,NDK差分晶振或者京瓷差分晶振等.

用电烙铁焊接是电子制作的基本技能之一.良好的焊接是电子制作成功的重要保证;反过来说,焊接不良,往往会使制作失败,甚至损毁贴片晶振等元器件.看起来焊接操作简单、容易,但要真正掌握焊接技术,焊出高质量的焊点,却并不那么容易.为使初学者快速熟练地掌握焊接基本功,康华尔电子结合多年来的实践经验讲述焊接方法、经验和技巧,希望读者能够认真阅读领会,并多进行焊接练习,不断提高焊接水平.

1. 在焊接石英晶体谐振器之前先在焊盘上涂上助焊剂,用烙铁处理一遍,以免焊盘镀锡不良或被氧化,造成不好焊,芯片则一般不需处理.

2. 用镊子小心地将石英晶振放到PCB板上,注意不要损坏引脚.使其与焊盘对齐,要保证芯片的放置方向正确.把烙铁的温度调到300多摄氏度,将烙铁头尖沾上少量的焊锡,用工具向下按住已对准位置的芯片,在两个对角位置的引脚上加少量的焊剂,仍然向下按住芯片,焊接两个对角位置上的引脚,使芯片固定而不能移动.在焊完对角后重新检查芯片的位置是否对准.如有必要可进行调整或拆除并重新在PCB板上对准位置.

3. 开始焊接有源晶振所有的引脚时,应在烙铁尖上加上焊锡,将所有的引脚涂上焊剂使引脚保持湿润.用烙铁尖接触芯片每个引脚的末端,直到看见焊锡流入引脚.在焊接时要保持烙铁尖与被焊引脚并行,防止因焊锡过量发生搭接.

4. 焊完所有的引脚后,用焊剂浸湿所有引脚以便清洗焊锡.在需要的地方吸掉多余的焊锡,以消除任何短路和搭接.最后用镊子检查晶振是否有虚焊,检查完成后,从电路板上清除焊剂,将硬毛刷浸上酒精沿引脚方向仔细擦拭,直到焊剂消失为止.

5．贴片晶振元件则相对容易焊一些,可以先在一个焊点上点上锡,然后放上元件的一头,用镊子夹住元件,焊上一头之后,再看看是否放正了;如果已放正,就再焊上另外一头.

在布局上,电路板尺寸过大时,虽然晶振焊接较容易控制,但印刷线条长,阻抗增大,抗噪声能力下降,成本增加；过小时,则散热下降,焊接不易控制,易出现相邻 线条相互干扰,如线路板的电磁干扰等情况.因此,必须优化PCB板设计：

（1）缩短高频元件之间的连线、减少EMI干扰.

（2）重量大的（如超过20g）晶振,石英晶体振荡器元件,应以支架固定,然后焊接.

（3）发热元件应考虑散热问题,防止元件表面有较大的ΔT产生缺陷与返工,热敏晶振元件应远离发热源.

（4）32.768K元件的排列尽可能平行,这样不但美观而且易焊接,宜进行大批量生产.电路板设计4∶3的矩形（佳）.导线宽度不要突变,以避免布线的不连续性.电路板长时间受热时,铜箔容 易发生膨胀和脱落,因此,应避免使用大面积铜箔.

采购一款晶振最基本的信息需要知道哪些?

我们在采购产品时通常销售人员都会问我们一些信息,以帮助我们能够快速的找到我们所需求产品.那么在选购石英晶振,贴片晶振时,最基本的信息需要知道哪些呢?

1.以kHz或MHz为单位的频率-最好是六位小数,除非另有说明,否则有效数字之后的任何内容都将被视为零.

2.产品的尺寸大小,也就是晶振的体积了.

3.调整（有时称为校准）容差（ppm）.

4.工作温度范围内的温度稳定性（ppm）.

5.工作温度范围为摄氏度,所需要达到的温度范围.

6.负载电容或者以pF或串联谐振（SR）并联谐振,如果是有源晶振则需要知道电源电压V是多大的.

为了获得稳定的振荡,通常情况下石英晶体单元与振荡电路的匹配十分重要.若电路结构与晶体单元的匹配中存在问题,就会产生频率不够稳定、停止起振或振荡不稳定等问题.石英晶振晶体单元与微机一起使用时,需要评估振荡电路.确认石英晶体单元与振荡电路的匹配之际,至少要对振荡频率（频率匹配）、振荡裕度（负阻抗）和激励功率的三项进行评估.本次将说明确认石英晶体单元和振荡电路匹配性的评估工作.

【1】 评估振荡频率（频率匹配）之前的准备

一般,石英晶体,晶振生产商基于电路设计方所提出的石英晶体单元振荡频率（FL）、负载电容（CL值）和振荡频率可容误差（Δf）的三项数据,根据晶振负载电容（CL值）使晶体单元起振,并调整振荡频率和可容误差.需要注意的是,事先指定的负载电容（CL值）中没有考虑实际的基板中因各种因素而产生的电容（杂散电容）.杂散电容是造成振荡频率精度下降的因素之一,所以应当考虑到其影响,或者让石英晶振晶体生产商更改石英晶振晶体单元的振荡频率,或者由电路设计方重新调整杂散电容.这是振荡频率匹配工作的大致框架.

在实际评估匹配之前,请确认评估用石英晶体单元的以下三项参数：

1.标准负载电容值

负载电容是在振荡电路中从石英晶体单元的两端来看振荡电路时的电容.原则是电路设计方所指定的数值.

2.标准负载电容的石英晶体单元振荡频率（FL）
振荡频率（FL）指以标准负载电容的振荡电路驱动石英晶振时的振荡频率.使用室温条件下的数据,不考虑杂散电容等因素.

3.石英晶体单元的等效电路常数

指不考虑等效串联阻抗（R1）、等效串联电容（C1）、等效串联电感（L1）、等效并联电容（C0）和负载电容的石英晶体单元自身的振荡频率（Fr）等常数.

测试石英晶振等效电路常数时通常使用电感测试器或网络分析仪.使用网络分析仪测试石英晶体单元后得出等效电路定数的方法最为理想.但是,由于设备不全等原因而不能由电路设计方进行晶振单元的测试时,建议电路设计方向所购买的晶体单元生产商提出测试要求.

【2】 振荡频率（频率匹配）的评估

这里开始进入实际评估工作.

首先确认石英晶体单元（评估用晶体单元）和振荡电路一起安装在基板的状态下的振荡频率.

这被称为“确认频率匹配状况”.掌握安装在基板上时的振荡频率和标准负载电容时的振荡频率之差,就能够确认基板的实际电容（电路侧电容）与事先指定的标准电容之间所产生的偏差.这里所指的基板电容包括从石英晶振,贴片晶振看振荡电路时的电容（负载电容）,也包括起因于基板导电图案等的杂散电容.
其次准备评估石英晶体单元和振荡电路的匹配所需测试仪器.

评估所需基本测试仪器有直流电源、频率计、示波器、FET 探针和电流探针等.

晶振频率匹配,石英晶体振荡电路评估

首先把 FET 探针放在石英晶体单元的HOT端子上,示波器中显示波形、频率计显示频率.

例如,不考虑负载电容的石英晶体单元的振荡频率（Fr）为12MHz 时,若其标准负载电容时的振荡频率（FL）为12.000034MHz,假设将该石英晶体单元安装在基板上后使用 FET 探针实际测试得出的振荡频率（FR）为12.000219MHz,就可以得出两者（在基板上实装石英晶体单元后的振荡频率（FR）与标准负载电容时石英晶体单元的振荡频率）之间的差为+185Hz,出现了+15.4ppm的差异.

这个差越接近零,频率精度越高.使上述FR和FL的差接近零的方法有两种.

第一种方法是从石英贴片晶振生产商处购买振荡频率（中心频率）比现在偏移+15.4ppm的石英晶体单元.另一种方法是对振荡电路的负载电容进行微调整,以此得到相应的振荡频率.

石英晶体振荡器的另一种常见设计是皮尔斯振荡器.Pierce石英晶体振荡器与以前的Colpitts振荡器在设计上非常相似,非常适合使用晶体作为其反馈电路的一部分来实现晶体振荡器电路.

皮尔斯振荡器主要是串联谐振调谐电路（与Colpitts振荡器的并联谐振电路不同）,它使用JFET作为主放大器,因为FET的输入阻抗非常高,石英晶体振荡器通过电容C1连接在漏极和栅极之间,如下所示.

在这个简单的电路中,石英晶体确定振荡的频率,并且在其串联谐振频率下操作,ƒs给予的输出和输入端之间的低阻抗路径.共振时有180 °相移,使反馈成为正向.输出正弦波的幅度被限制在漏极端子处的最大电压范围.

电阻R1控制反馈量和石英晶振晶体驱动,而射频扼流圈两端的电压RFC在每个周期反转.大多数数字时钟,手表和计时器以某种形式使用Pierce振荡器,因为它可以使用最少的组件来实现.

除了使用晶体管和场效应晶体管外,我们还可以通过使用CMOS反相器作为增益元件,创建一个类似于皮尔斯振荡器的简单基本并联谐振晶体振荡器.基本的石英晶体振荡器由一个反相施密特触发器逻辑门组成,如TTL 74HC19或CMOS 40106,4049型,一个电感晶体和两个电容.这两个电容决定了晶体负载电容的值.

串联电阻有助于限制石英晶振晶体中的驱动电流,并将逆变器输出与由电容石英晶体网络形成的复阻抗隔离.74HC19或CMOS 40106,4049型,一个电感晶体和两个电容.这两个电容决定了贴片晶振负载电容的值.串联电阻有助于限制石英晶体中的驱动电流,并将逆变器输出与由电容晶体网络形成的复阻抗隔离. 

传统的压电晶体单元(如HC-49/U座的封装)通常使用带有圆形电极的圆形石英谐振板.利用真空下的金属沉积,将电极应用于石英晶振板表面.通过使用覆盖所有板块的面具来确保适当的放置,除了被电的区域.这些面具通常由三部分组成:一个中间部分有一个用来放置盘子的鸟巢,以及为电极提供孔洞的上下部分.当制作这样的面具时,很容易改变决定电极尺寸的光圈;因此,可以将各种各样的电极尺寸应用到特定直径的谐振板上.如上所述,电化区域的大小决定了石英晶振的工作参数,因此可以指定这些参数以适合于特定的应用程序.

例如,对于要求具有高可靠性的石英晶体的应用程序来说,将电极应用于这样的石英晶体谐振器是很简单的.相反,如果要避免拉拔力,避免这种情况的电极很容易设计.如果应用程序所需的电极和谐振板一样大,甚至比谐振板大,那么通常可以在指定的支架上使用较大的板.

虽然理论上可以将相同的设计和制造技术应用到带石英贴片晶振,晶体谐振器上,但实际操作起来却不太实际.四边形谐振器是大批量生产以满足高需求的;标准化对高效生产力至关重要.在四边形电极的沉积中使用的四边形掩模很难制造,因此制造商不太可能愿意在很大程度上定制它们.

此外,定制的程度受到四边形板的局限性的严重限制:那些放置在板上的尺寸上的物品,以及那些需要避免耦合模式的需要.晶振电极和电极的尺寸的限制反过来限制了分流和运动电容的数值范围和运动电感,最终影响晶振电阻的值.